

《数字逻辑》习题案例





（计算机科学与技术专业、信息安全专业）

2004 年 7 月

计算机与信息学院、计算机系统结构教研室

一、选择题

1. 十进制数 33 的余 3 码为_____。
A. 00110110 B. 110110 C. 01100110 D. 100100
2. 二进制小数 -0.0110 的补码表示为_____。
A. 0.1010 B. 1.1001 C. 1.0110 D. 1.1010
3. 两输入与非门输出为 0 时, 输入应满足_____。
A. 两个同时为 1 B. 两个同时为 0 C. 两个互为相反 D. 两个中至少有一个为 0
4. 某 4 变量卡诺图中有 9 个“0”方格 7 个“1”方格, 则相应的标准与或表达式中共有多少个与项_____?
A. 9 B. 7 C. 16 D. 不能确定
5. 下列逻辑函数中, 与 $F=A$ 相等的是_____。
(A) $F_1 = A \oplus 1$ (B) $F_2 = A \odot 1$ (C) $F_3 = \overline{A} \cdot 1$ (D) $F_4 = \overline{A+0}$
6. 设计一个 6 进制的同步计数器, 需要_____个触发器。
(A) 3 (B) 4 (C) 5 (D) 6
7. 下列电路中, 属于时序逻辑电路的是_____。
(A) 编码器 (B) 半加器 (C) 寄存器 (D) 译码器
8. 列电路中, 实现逻辑功能 $Q^{n+1} = \overline{Q}^n$ 的是_____。



9. _____的输出端可直接相连, 实现线与逻辑功能。
(A) 与非门 (B) 一般 TTL 门
(C) 集电极开路 OC 门 (D) 一般 CMOS 门
10. 以下代码中为无权码的为_____。
A. 8421BCD 码 B. 5421BCD 码 C. 余三码 D. 格雷码
11. 以下代码中为恒权码的为_____。
A. 8421BCD 码 B. 5421BCD 码 C. 余三码 D. 格雷码
12. 一位十六进制数可以用_____位二进制数来表示。
A. 1 B. 2 C. 4 D. 16

13. 十进制数 25 用 8421BCD 码表示为_____。
- A. 10 101 B. 0010 0101 C. 100101 D. 10101
14. 在一个 8 位的存储单元中，能够存储的最大无符号整数是_____。
- A. $(256)_{10}$ B. $(127)_{10}$ C. $(FF)_{16}$ D. $(255)_{10}$
15. 与十进制数 $(53.5)_{10}$ 等值的数或代码为_____。
- A. $(0101\ 0011.0101)_{8421BCD}$ B. $(35.8)_{16}$
C. $(110101.1)_2$ D. $(65.4)_8$
16. 矩形脉冲信号参数有_____。
- A. 周期 B. 占空比 C. 脉宽 D. 扫描期
17. 与八进制数 $(47.3)_8$ 等值的数为：
- A. $(100111.011)_2$ B. $(27.6)_{16}$
C. $(27.3)_{16}$ D. $(100111.11)_2$
18. 常用的 BCD 码有_____。
- A. 奇偶校验码 B. 格雷码 C. 8421 码 D. 余三码
19. 与模拟电路相比，数字电路主要的优点有_____。
- A. 容易设计 B. 通用性强 C. 保密性好 D. 抗干扰能力强
20. n 个变量的最小项是_____。
- A. n 个变量的积项，它包含全部 n 个变量
B. n 个变量的和项，它包含全部 n 个变量
C. 每个变量都以原变量或者反变量的形式出现，且仅出现一次。
D. n 个变量的和项，它不包含全部变量。
21. 当描述同步时序电路的最简状态表中含有 () 个状态时，需要两个触发器。
- A. 3 B. 4 C. 2 D. 5
22. 组合逻辑电路的结构特点，表现为 ()。
- A. 有记忆功能 B. 有反馈回路 C. 不含记忆元件 D. 无反馈回路
23. 以下表达式中符合逻辑运算法则的是_____。
- A. $C \cdot C = C^2$ B. $1+1=10$ C. $0 < 1$ D. $A+1=1$
24. 逻辑变量的取值 1 和 0 可以表示：_____。
- A. 开关的闭合、断开 B. 电位的高、低 C. 真与假 D. 电流的有、无
25. 当逻辑函数有 n 个变量时，共有_____个变量取值组合？
- A. n B. $2n$ C. n^2 D. 2^n
26. 逻辑函数的表示方法中具有唯一性的是_____。
- A. 真值表 B. 表达式 C. 逻辑图 D. 卡诺图
27. $F = A\bar{B} + BD + CDE + \bar{A}D =$ _____。

- A. $\overline{AB}+D$ B. $(A+\overline{B})D$ C. $(A+D)(\overline{B}+D)$ D. $(A+D)(B+\overline{D})$
28. 逻辑函数 $F=A\oplus(A\oplus B)=$ _____。
- A. B B. A C. $A\oplus B$ D. $\overline{A\oplus B}$
29. 求一个逻辑函数 F 的对偶式, 可将 F 中的_____。
- A. “ $\cdot$ ” 换成 “+”, “+” 换成 “ $\cdot$ ”
 B. 原变量换成反变量, 反变量换成原变量
 C. 变量不变
 D. 常数中 “0” 换成 “1”, “1” 换成 “0”
 E. 常数不变
30. $A+BC=$ _____。
- A. $A+B$ B. $A+C$ C. $(A+B)(A+C)$ D. $B+C$
31. 在_____输入情况下, “与非” 运算的结果是逻辑 0。
- A. 全部输入是 0 B. 任一输入是 0 C. 仅一输入是 0 D. 全部输入是 1
32. 在_____种输入情况下, “或非” 运算的结果是逻辑 0。
- A. 全部输入是 0 B. 全部输入是 1
 C. 任一输入为 0, 其他输入为 1 D. 任一输入为 1
33. 三态门输出高阻状态时, _____是正确的说法。
- A. 用电压表测量指针不动 B. 相当于悬空
 C. 电压不高不低 D. 测量电阻指针不动
34. 以下电路中可以实现 “线与” 功能的有_____。
- A. 与非门 B. 三态输出门 C. 集电极开路门 D. 漏极开路门
35. 以下电路中常用于总线应用的有_____。
- A. TSL 门 B. OC 门 C. 漏极开路门 D. CMOS 与非门
36. 逻辑表达式 $Y=AB$ 可以用_____实现。
- A. 正或门 B. 正非门 C. 正与门 D. 负或门
37. TTL 电路在正逻辑系统中, 以下各种输入中_____相当于输入逻辑 “1”。
- A. 悬空 B. 通过电阻 $2.7k\Omega$ 接电源
 C. 通过电阻 $2.7k\Omega$ 接地 D. 通过电阻 510Ω 接地
38. 对于 TTL 与非门闲置输入端的处理, 可以_____。
- A. 接电源 B. 通过电阻 $3k\Omega$ 接电源
 C. 接地 D. 与有用输入端并联
39. 要使 TTL 与非门工作在转折区, 可使输入端对地外接电阻 R_I _____。
- A. $> R_{ON}$ B. $< R_{OFF}$ C. $R_{OFF} < R_I < R_{ON}$ D. $> R_{OFF}$

40. 三极管作为开关使用时, 要提高开关速度, 可_____。
- A. 降低饱和深度 B. 增加饱和深度
C. 采用有源泄放回路 D. 采用抗饱和三极管
41. CMOS 数字集成电路与 TTL 数字集成电路相比突出的优点是_____。
- A. 低功耗 B. 高速度
C. 高抗干扰能力 D. 电源范围宽
42. 与 CT4000 系列相对应的国际通用标准型号为_____。
- A. CT74S 肖特基系列 B. CT74LS 低功耗肖特基系列
C. CT74L 低功耗系列 D. CT74H 高速系列
43. N 个触发器可以构成能寄存_____位二进制数码的寄存器。
- A. $N-1$ B. N C. $N+1$ D. 2^N
44. 在下列触发器中, 有约束条件的是_____。
- A. 主从 JK F/F B. 主从 D F/F
C. 同步 RS F/F D. 边沿 D F/F
45. 一个触发器可记录一位二进制代码, 它有_____个稳态。
- A. 0 B. 1 C. 2 D. 3 E. 4
46. 存储 8 位二进制信息要_____个触发器。
- A. 2 B. 3 C. 4 D. 8
47. 对于 T 触发器, 若原态 $Q^n=0$, 欲使新态 $Q^{n+1}=1$, 应使输入 $T=$ _____。
- A. 0 B. 1 C. Q D. $\bar{Q}$
48. 对于 T 触发器, 若原态 $Q^n=1$, 欲使新态 $Q^{n+1}=1$, 应使输入 $T=$ _____。
- A. 0 B. 1 C. Q D. $\bar{Q}$
49. 对于 D 触发器, 欲使 $Q^{n+1}=Q^n$, 应使输入 $D=$ _____。
- A. 0 B. 1 C. Q D. $\bar{Q}$
50. 对于 JK 触发器, 若 $J=K$, 则可完成_____触发器的逻辑功能。
- A. RS B. D C. T D. T'
51. 欲使 JK 触发器按 $Q^{n+1}=Q^n$ 工作, 可使 JK 触发器的输入端_____。
- A. $J=K=0$ B. $J=Q, K=\bar{Q}$ C. $J=\bar{Q}, K=Q$ D. $J=Q, K=0$ E. $J=0, K=\bar{Q}$
52. 欲使 JK 触发器按 $Q^{n+1}=\bar{Q}^n$ 工作, 可使 JK 触发器的输入端_____。
- A. $J=K=1$ B. $J=Q, K=\bar{Q}$ C. $J=\bar{Q}, K=Q$ D. $J=Q, K=1$ E. $J=1, K=Q$
53. 欲使 JK 触发器按 $Q^{n+1}=0$ 工作, 可使 JK 触发器的输入端_____。
- A. $J=K=1$ B. $J=Q, K=Q$ C. $J=Q, K=1$ D. $J=0, K=1$ E. $J=K=1$
54. 欲使 JK 触发器按 $Q^{n+1}=1$ 工作, 可使 JK 触发器的输入端_____。
- A. $J=K=1$ B. $J=1, K=0$ C. $J=K=\bar{Q}$ D. $J=K=0$ E. $J=\bar{Q}, K=0$

55. 欲使 D 触发器按 $Q^{n+1} = \bar{Q}^n$ 工作，应使输入 $D =$ _____。
- A. 0 B. 1 C. Q D. $\bar{Q}$
56. 下列触发器中，克服了空翻现象的有_____。
- A. 边沿 D 触发器 B. 主从 RS 触发器
C. 同步 RS 触发器 D. 主从 JK 触发器
57. 下列触发器中，没有约束条件的是_____。
- A. 基本 RS 触发器 B. 主从 RS 触发器
C. 同步 RS 触发器 D. 边沿 D 触发器
58. 描述触发器的逻辑功能的方法有_____。
- A. 状态转换真值表 B. 特性方程
C. 状态转换图 D. 状态转换卡诺图
59. 为实现将 JK 触发器转换为 D 触发器，应使_____。
- A. $J=D, K=\bar{D}$ B. $K=D, J=\bar{D}$ C. $J=K=D$ D. $J=K=\bar{D}$
60. 边沿式 D 触发器是一种_____稳态电路。
- A. 无 B. 单 C. 双 D. 多
61. 下列表达式中不存在竞争冒险的有_____。
- A. $Y = \bar{B} + AB$ B. $Y = AB + \bar{B}C$ C. $Y = AB\bar{C} + AB$ D. $Y = (A + \bar{B})A\bar{D}$
62. 若在编码器中有 50 个编码对象，则要求输出二进制代码位数为_____位。
- A. 5 B. 6 C. 10 D. 50
63. 一个 16 选一的数据选择器，其地址输入（选择控制输入）端有_____个。
- A. 1 B. 2 C. 4 D. 16
64. 下列各函数等式中无冒险现象的函数式有_____。
- A. $F = \bar{B}\bar{C} + AC + \bar{A}B$ B. $F = \bar{A}\bar{C} + BC + \bar{A}\bar{B}$ C. $F = \bar{A}\bar{C} + BC + \bar{A}\bar{B} + \bar{A}B$
D. $F = \bar{B}\bar{C} + AC + \bar{A}B + BC + \bar{A}\bar{B} + \bar{A}\bar{C}$ E. $F = \bar{B}\bar{C} + AC + \bar{A}\bar{B} + \bar{A}B$
65. 函数 $F = \bar{A}\bar{C} + AB + \bar{B}\bar{C}$ ，当变量的取值为_____时，将出现冒险现象。
- A. $B=C=1$ B. $B=C=0$ C. $A=1, C=0$ D. $A=0, B=0$
66. 四选一数据选择器的数据输出 Y 与数据输入 X_i 和地址码 A_i 之间的逻辑表达式为 $Y =$ _____。
- A. $\bar{A}_1\bar{A}_0X_0 + \bar{A}_1A_0X_1 + A_1\bar{A}_0X_2 + A_1A_0X_3$ B. $\bar{A}_1\bar{A}_0X_0$
C. $\bar{A}_1A_0X_1$ D. $A_1A_0X_3$
67. 一个 8 选一数据选择器的数据输入端有_____个。
- A. 1 B. 2 C. 3 D. 4 E. 8

68. 在下列逻辑电路中，不是组合逻辑电路的有_____。
- A. 译码器 B. 编码器 C. 全加器 D. 寄存器
69. 八路数据分配器，其地址输入端有_____个。
- A. 1 B. 2 C. 3 D. 4 E. 8
70. 组合逻辑电路消除竞争冒险的方法有_____。
- A. 修改逻辑设计 B. 在输出端接入滤波电容
- C. 后级加缓冲电路 D. 屏蔽输入信号的尖峰干扰
71. 101 键盘的编码器输出_____位二进制代码。
- A. 2 B. 6 C. 7 D. 8
72. 用三线-八线译码器 74LS138 实现原码输出的 8 路数据分配器，应_____。
- A. $ST_A=1, \overline{ST_B}=D, \overline{ST_C}=0$ B. $ST_A=1, \overline{ST_B}=D, \overline{ST_C}=D$
- C. $ST_A=1, \overline{ST_B}=0, \overline{ST_C}=D$ D. $ST_A=D, \overline{ST_B}=0, \overline{ST_C}=0$
73. 以下电路中，加以适当辅助门电路，_____适于实现单输出组合逻辑电路。
- A. 二进制译码器 B. 数据选择器
- C. 数值比较器 D. 七段显示译码器
74. 用四选一数据选择器实现函数 $Y=A_1A_0+\overline{A_1}A_0$ ，应使_____。
- A. $D_0=D_2=0, D_1=D_3=1$ B. $D_0=D_2=1, D_1=D_3=0$
- C. $D_0=D_1=0, D_2=D_3=1$ D. $D_0=D_1=1, D_2=D_3=0$
75. 用三线-八线译码器 74LS138 和辅助门电路实现逻辑函数 $Y=A_2+\overline{A_2}A_1$ ，应_____。
- A. 用与非门， $Y=\overline{\overline{Y_0Y_1Y_4Y_5Y_6Y_7}}$ B. 用与门， $Y=\overline{Y_2Y_3}$
- C. 用或门， $Y=\overline{Y_2}+\overline{Y_3}$ D. 用或门， $Y=\overline{Y_0}+\overline{Y_1}+\overline{Y_4}+\overline{Y_5}+\overline{Y_6}+\overline{Y_7}$
76. 同步计数器和异步计数器比较，同步计数器的显著优点是_____。
- A. 工作速度高 B. 触发器利用率高
- C. 电路简单 D. 不受时钟 CP 控制。
77. 把一个五进制计数器与一个四进制计数器串联可得到_____进制计数器。
- A. 4 B. 5 C. 9 D. 20
78. 下列逻辑电路中为时序逻辑电路的是_____。
- A. 变量译码器 B. 加法器 C. 数码寄存器 D. 数据选择器
79. N 个触发器可以构成最大计数长度（进制数）为_____的计数器。
- A. N B. $2N$ C. N^2 D. 2^N

80. N 个触发器可以构成能寄存_____位二进制数码的寄存器。
A. N-1 B. N C. N+1 D. 2N
81. 五个 D 触发器构成环形计数器，其计数长度为_____。
A. 5 B. 10 C. 25 D. 32
82. 同步时序电路和异步时序电路比较，其差异在于后者_____。
A. 没有触发器 B. 没有统一的时钟脉冲控制
C. 没有稳定状态 D. 输出只与内部状态有关
83. 一位 8421BCD 码计数器至少需要_____个触发器。
A. 3 B. 4 C. 5 D. 10
84. 欲设计 0, 1, 2, 3, 4, 5, 6, 7 这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用_____级触发器。
A. 2 B. 3 C. 4 D. 8
85. 8 位移位寄存器，串行输入时经_____个脉冲后，8 位数码全部移入寄存器中。
A. 1 B. 2 C. 4 D. 8
86. 用二进制异步计数器从 0 做加法，计到十进制数 178，则最少需要_____个触发器。
A. 2 B. 6 C. 7 D. 8 E. 10
87. 某电视机水平-垂直扫描发生器需要一个分频器将 31500Hz 的脉冲转换为 60Hz 的脉冲，欲构成此分频器至少需要_____个触发器。
A. 10 B. 60 C. 525 D. 31500
88. 某移位寄存器的时钟脉冲频率为 100KHz，欲将存放在该寄存器中的数左移 8 位，完成该操作需要_____时间。
A. 10 μ S B. 80 μ S C. 100 μ S D. 800ms
89. 若用 JK 触发器来实现特性方程为 $Q^{n+1} = \bar{A}Q^n + AB$ ，则 JK 端的方程为_____。
A. $J=AB, K=\overline{A+B}$ B. $J=AB, K=\overline{AB}$ C. $J=\overline{A+B}, K=AB$ D. $J=\overline{AB}, K=AB$
90. 要产生 10 个顺序脉冲，若用四位双向移位寄存器 CT74LS194 来实现，需要_____片。
A. 3 B. 4 C. 5 D. 10
91. 若要设计一个脉冲序列为 1101001110 的序列脉冲发生器，应选用_____个触发器。
A. 2 B. 3 C. 4 D. 10
92. PROM 和 PAL 的结构是_____。
A. PROM 的与阵列固定，不可编程

- B. PROM 与阵列、或阵列均不可编程
C. PAL 与阵列、或阵列均可编程
D. PAL 的与阵列可编程
93. 当用专用输出结构的 PAL 设计时序逻辑电路时，必须还要具备有_____。
- A. 触发器 B. 晶体管 C. MOS 管 D. 电容
94. 当用异步 I/O 输出结构的 PAL 设计逻辑电路时，它们相当于_____。
- A. 组合逻辑电路 B. 时序逻辑电路
B. C. 存储器 D. 数模转换器
95. PLD 器件的基本结构组成有_____。
- A. 与阵列 B. 或阵列 C. 输入缓冲电路 D. 输出电路
96. PLD 器件的主要优点有_____。
- A. 便于仿真测试 B. 集成密度高 C. 可硬件加密 D. 可改写
97. GAL 的输出电路是_____。
- A. OLMC B. 固定的 C. 只可一次编程 D. 可重复编程
98. PLD 开发系统需要有_____。
- A. 计算机 B. 编程器 C. 开发软件 D. 操作系统
99. 只可进行一次编程的可编程器件有_____。
- A. PAL B. GAL C. PROM D. PLD
100. 可重复进行编程的可编程器件有_____。
- A. PAL B. GAL C. PROM D. ISP-PLD

二、填空题

- 十六进制数 3A.B 对应的八进制数是_____。
- 十进制数 7.125 对应的二进制数是_____。
- 要使异或门输出为 0，必须令两个输入_____。
- n 个变量的全部最小项相“或”为_____。
- 逻辑函数 $F = AB + \overline{A}\overline{B}$ 的对偶函数 $F' =$ _____。
- 一个门电路的输出端所能连接的下一级门电路输入端的个数称为该门电路的_____。
- 时序逻辑电路中，输出信号仅是当前状态的函数，而与_____无关的电路称为 Moore（摩尔）型时序电路。
- 一个由 n 变量构成的最小项有_____个相邻最小项
- 一个 8 路数据选择器有_____个输入选择控制端。
- 构造一个同步模 8 计数器需要_____个触发器。
- $(48)_{10} = (\text{_____})_{16} = (\text{_____})_2$ 。
- 集成触发器三种结构：_____、_____的

- 和_____。
13. 函数 $F = (A \oplus D)\overline{B} + C$ 的反函数 $\overline{F} =$ _____。
 14. 时序逻辑电路的功能表示方法有：_____、_____、和_____。
 15. N 级环形计数器的计数长度是_____，N 级扭环计数器的计数长度是_____。
 16. 寄存器按照功能不同可分为两类：_____寄存器和_____寄存器。
 17. 数字电路按照是否有记忆功能通常可分为两类：_____、_____。
 18. 由四位移位寄存器构成的顺序脉冲发生器可产生_____个顺序脉冲。
 19. 时序逻辑电路按照其触发器是否有统一的时钟控制分为_____时序电路和_____时序电路。
 20. 触发器有_____个稳态，存储 8 位二进制信息要_____个触发器。
 21. 一个基本 RS 触发器在正常工作时，它的约束条件是 $\overline{R} + \overline{S} = 1$ ，则它不允许输入 $\overline{S} =$ _____且 $\overline{R} =$ _____的信号。
 22. 触发器有两个互补的输出端 Q、 $\overline{Q}$ ，定义触发器的 1 状态为_____，0 状态为_____，可见触发器的状态指的是_____端的状态。
 23. 一个基本 RS 触发器在正常工作时，不允许输入 R=S=1 的信号，因此它的约束条件是_____。
 24. 在一个 CP 脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的_____，触发方式为_____式或_____式的触发器不会出现这种现象。
 25. 逻辑代数又称为_____代数。最基本的逻辑关系有_____、_____、三种。常用的几种导出的逻辑运算为_____、_____、_____、_____、_____。
 26. 逻辑函数的常用表示方法有_____、_____、_____。
 27. 逻辑代数中与普通代数相似的定律有_____、_____、_____。摩根定律又称为_____。
 28. 逻辑代数的三个重要规则是_____、_____、_____。
 29. 逻辑函数 $F = \overline{A} + B + \overline{C} D$ 的反函数 $\overline{F} =$ _____。
 30. 逻辑函数 $F = A(B + C) \cdot 1$ 的对偶函数是_____。
 31. 添加项公式 $AB + \overline{A}C + BC = AB + \overline{A}C$ 的对偶式为_____。
 32. 逻辑函数 $F = \overline{A} \overline{B} \overline{C} \overline{D} + A + B + C + D =$ _____。
 33. 逻辑函数 $F = \overline{AB} + \overline{AB} + \overline{AB} + AB =$ _____。
 34. 已知函数的对偶式为 $\overline{AB} + \overline{CD} + BC$ ，则它的原函数为_____。

35. 同一逻辑函数的两种逻辑表达式中的最大项 M_i 与最小项 m_i 之间的关系有 $M_i = \underline{\hspace{1cm}}$, $M_i + m_i = \underline{\hspace{1cm}}$ 。
36. 多变量异或运算时, 若 $X_1 \oplus X_2 \oplus \dots \oplus X_n = 0$, 则 $X_i = 1$ 的个数必为 $\underline{\hspace{1cm}}$ 数。(奇或偶)
37. 七段译码器的输入是 $\underline{\hspace{1cm}}$ 码。
38. 在多路复用器中, s 个输入用于选择 N 个数据源, 则 $s = \underline{\hspace{1cm}}$
39. 带使能输入的 $\underline{\hspace{1cm}}$ 可以用做多路分配器。
40. 若 JK 触发器 $Q^* = Q'$, 则输入 $(J, K) = \underline{\hspace{1cm}}$ 。如果用 D 触发器完成相同功能, 则 $D = \underline{\hspace{1cm}}$ 。
41. 时序电路又被称作有限状态机, 并且可以进一步划分为 $\underline{\hspace{1cm}}$ 机和 $\underline{\hspace{1cm}}$ 机。
42. $\underline{\hspace{1cm}}$ 方程将触发器的下一状态定义为触发器当前状态和输入的函数。
43. 一个具有 n 个触发器的机器中, 状态的总数为 $\underline{\hspace{1cm}}$ 。
44. 设计一个模 65 的同步计数器, 至少需要 $\underline{\hspace{1cm}}$ 个触发器。
45. 产生序列 11101000, 至少需要 $\underline{\hspace{1cm}}$ 个触发器。
46. 在状态图中, 只要包含有 $\underline{\hspace{1cm}}$ 的时序电路都可称为计数器。
47. 一个 $\underline{\hspace{1cm}}$ 触发器就是一个一位的二进制计数器。
48. 已知 m 序列信号发生器的反馈函数 $f(Q) = Q_3 \oplus Q_4$, 则其循环长度(序列长度) $S = \underline{\hspace{1cm}}$ 。
49. $F(A, B, C, D) = 1$, 其最小项表达式 $F = \sum m(\underline{\hspace{1cm}})$ 。
50. 函数 $F = \overline{A} + \overline{AB} + \overline{A(C+D)}$, 其反函数 $\overline{F} = \underline{\hspace{1cm}}$; 对偶式 $F^* = \underline{\hspace{1cm}}$ 。
51. RAM 与 ROM 的区别是 $\underline{\hspace{1cm}}$ 。
52. 动态存储单元为不丢失信息, 必须 $\underline{\hspace{1cm}}$ 。
53. 将 D 触发器的 D 端连在 $\overline{Q}$ 端上, 假设 $Q(t) = 0$, 则经过 100 个脉冲作用后, 它的次态 $Q(t+100)$ 为 $\underline{\hspace{1cm}}$ 。
54. 已知一个最长线性序列码发生器的反馈函数是 $F(Q) = Q_5 Q_6$, 试求: 序列码的长度 $S = \underline{\hspace{1cm}}$; 需用触发器的个数 $N = \underline{\hspace{1cm}}$ 。
55. RAM 的优点是 $\underline{\hspace{1cm}}$, $\underline{\hspace{1cm}}$; 缺点是 $\underline{\hspace{1cm}}$, 它是 $\underline{\hspace{1cm}}$ 存储器。
56. 由于 R-S 触发器有 $\underline{\hspace{1cm}}$ 个稳态, 因此它可记录 $\underline{\hspace{1cm}}$ 位二进制码。若存储一字节二进制信息, 需要 $\underline{\hspace{1cm}}$ 个触发器。
57. 组合电路与时序电路的主要区别: $\underline{\hspace{1cm}}$ 。
58. PAL 的与阵列 $\underline{\hspace{1cm}}$ 编程, 或阵列 $\underline{\hspace{1cm}}$ 编程。
59. 将逻辑函数 $F(A, B) = A \oplus B$ 化成最小项之和的标准形式:

$$F(A, B) = \sum m_i (i = \underline{\hspace{1cm}})。$$
60. 三态门的输出端有三种可能出现的状态: $\underline{\hspace{1cm}}$ 、 $\underline{\hspace{1cm}}$ 和 $\underline{\hspace{1cm}}$ 。
61. 写出 T 触发器的特征方程: $\underline{\hspace{1cm}}$ 。
62. 衡量存储器性能的两个重要指标是 $\underline{\hspace{1cm}}$ 和 $\underline{\hspace{1cm}}$ 。
63. 与模拟信号相比, 数字信号的特点是它的 $\underline{\hspace{1cm}}$ 性。一个数字信号只有 $\underline{\hspace{1cm}}$ 种取值分别表示为 $\underline{\hspace{1cm}}$ 和 $\underline{\hspace{1cm}}$ 。
64. 布尔代数中有三种最基本运算: $\underline{\hspace{1cm}}$ 、 $\underline{\hspace{1cm}}$ 和 $\underline{\hspace{1cm}}$, 在此基础上又派生出四种基本运算, 分别为 $\underline{\hspace{1cm}}$ 、 $\underline{\hspace{1cm}}$ 、 $\underline{\hspace{1cm}}$ 和 $\underline{\hspace{1cm}}$ 。

65. EPROM 是_____可编程只读存储器, EEPROM 是_____可编程只读存储器。
66. FPGA 是指_____, 它是一种_____密度的可编程逻辑器件。
67. GAL 是指_____, ISP 是指_____。
68. 函数式 $F=AB+BC+CD$ 写成最小项之和的形式结果应为 Σm (_____), 写成最大项之积的形式结果应为 ΠM (_____)。
69. 判断下列逻辑运算说法是否正确。
- (1) 若 $X+Y=X+Z$, 则 $Y=Z$; ()
- (2) 若 $XY=XZ$, 则 $Y=Z$; ()
- (3) 若 $X \oplus Y=X \oplus Z$, 则 $Y=Z$; ()
70. 组合逻辑电路的特点是任意时刻的_____ 状态仅取决于该时刻的_____ 状态, 而与信号作用前电路的状态_____ 。
71. 组合逻辑电路在结构上不存在输出到输入的 _____, 因此_____ 状态不影响_____ 状态。
72. 数据分配器的结构与 _____ 相反, 它是一种 _____ 输入, _____ 输出的逻辑电路。从哪一路输出取决于_____ 。
73. 一个十六路数据选择器, 其地址输入端有 _____ 个。
74. 设 A_0 、 A_1 为四选一数据选择器的地址码, $X_0 \sim X_3$ 为数据输入, Y 为数据输出, 则输出 Y 与数据输入和地址码的关系为_____ 。
75. 描述触发器的逻辑功能的方法有_____ ; _____ ; _____ ;
76. 将基本 RS 触发器的 S 和 $\bar{Q}$ 、R 和 $\bar{Q}$ 端相连成新的触发器, 其特征方程是 _____。
77. 若 D 触发器的 D 端连在 $\bar{Q}$ 端上, 经 100 个脉冲作用后, 其次态为 0, 则现为 _____。
78. $\bar{S}_D$ 和 $\bar{R}_D$ 为触发器的异步置 1 和置 0 端, 若触发器异步置 0, 须使 $\bar{S}_D$ =_____, $\bar{R}_D$ =_____, 而与_____ 和 _____ 无关。
79. 对于 JK 触发器, 若 $J=K$, 则可完成_____ 触发器的逻辑功能; 若 $K = \bar{J}$, 则可完成_____ 触发器的逻辑功能。
80. 时序逻辑电路一般由_____ 和 _____ 两步分组成的。时序逻辑电路的特点是某一时刻的_____ 状态不仅取决于该时刻的_____, 而且与信号作用前电路的状态_____ 。
81. 时序逻辑电路在结构上存在输出到输入的_____, 因此, _____ 状态会影响 _____ 状态。
82. 时序逻辑电路分为两类: _____ 和 _____。其中 _____ 有一个统一的时钟脉冲源, 存储电路里所有_____ 的状态变化, 都在同一个时钟脉冲 CP 作用下同时发生; 而 _____ 没有统一的时钟脉冲。
83. 时序逻辑电路中的存储电路受时钟控制的_____ 组成。
84. 同步时序逻辑电路中, 所有触发器状态的变化都是在_____ 操作下进行的; 异步时序逻辑电路中, 各触发器的时钟信号_____, 因而触发器状态的变化并不都是_____ 发生的, 而是_____ 。
85. 全面描述一时序逻辑电路的功能, 必须使用三个方程式。它们是 _____、_____、_____。
86. 为了把时序电路的逻辑功能直观、形象地显示出来, 有时需要把有输出方程、状态方程和控制方程表示的逻辑关系表示成_____、_____、或_____ 的形式。
87. 触发器有_____ 个稳定状态, 它可以记录 _____ 位二进制码, 存储 8 位二进制信息需要 _____ 个触发器。

88. 用来表示时序电路状态转换规律的输入、输出关系的有向图称为_____，计数器中有效状态的数目称为计数器的_____。
89. 模为2 的正整数次幂的二进制递增计数器，若从其反向输出端Q输出，则得同模计数器。
90. 计数器的功能是_____，它是用电路的_____来表示计数值。计数器的模是指_____。
91. 按计数进位制计数器可分为_____和_____两类。按进位方式计数器可分为_____和_____两类。按逻辑功能计数器可分为_____、_____和_____等。
92. 在各种寄存器中，存放N 位二进制数码需要_____个触发器。
93. 用反馈移位寄存器产生11101000 序列，至少需要_____个触发器。
94. n 级反馈移位寄存器的状态数是_____。
95. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数左移_____位，需要_____个移位脉冲。
96. 逻辑系统包括_____、_____和_____三部分组成。
97. 将一个包含有32768 个基本单元的存储电路设计成4096 个字节的RAM，则该RAM 有_____根数据线，_____根地址线。
98. 有一个容量为 256×4 位的RAM，该RAM 有_____个基本存储单元，该RAM 每次访问_____个基本存储单元，该RAM 有_____根地址线。
99. 将一个包含有16384 个基本单元的存储电路设计成8 位为一个字节的ROM，该ROM 有_____个地址，_____个数据读出线。
100. 半导体存储器从存取功能上可以分为_____存储器和_____存储器。存储器容量的扩展方式有_____和_____两种。

三、综合题。

1、用卡诺图法化简下列各式。

$$(1) F = \overline{AC} + \overline{ABC} + \overline{BC} + ABC$$



$$(2) F = \overline{ABCD} + \overline{ABC} \overline{D} + \overline{AB} + \overline{AD} + \overline{ABC}$$

2、利用与非门实现下列函数，并画出逻辑图。


$$(1) F = \overline{ABC} + \overline{AB} \overline{C} = \overline{AC} = \overline{\overline{AC}}$$

$$(2) F = \overline{(A+B)(C+D)} = \overline{\overline{\overline{A} \overline{B} \overline{C} \overline{D}}}$$


3、分析下图所示的逻辑电路，写出表达式并进行简化。




4、分析下图所示的逻辑电路，写出表达式并进行简化。




5、分析下图所示逻辑电路，其中 S_3 、 S_2 、 S_1 、 S_0 为控制输入端，列出真值表，说明 F 与 A 、 B 的关系。




6、分析下图所示逻辑电路，列出真值表，说明其逻辑功能。




7、右图所示为数据总线上的一种判零电路，写出 F 的逻辑表达式，说明该电路的逻辑功能。



8、分析下图所示逻辑电路，列出真值表，说明其逻辑关系。




9、下图所示为两种十进制数代码转换器，输入为余三码，问：输出为什么代码？



10、下图是一个受 M 控制的 4 位二进制码和格雷码的相互转换电路。

$M=1$ 时，完成自然二进制码至格雷码转换；

$M=0$ 时，完成相反转换。请说明之。



11、在有原变量又有反变量的输入条件下，用与非门设计实现下列函数的组合电路：

(1) $F(A,B,C,D) = \sum (0,2,6,7,10,13,14,15)$

(2) $F(A,B,C,D) = \sum (2,4,5,6,7,10) + \phi (0,3,8,15)$

12、设输入既有原变量又有反变量，用与非门设计实现下列函数的多输出电路。

(1) $F(A,B,C,D) = \sum (2,4,5,6,7,10,13,14,15)$

(2) $F(A,B,C,D) = \sum (2,5,8,9,10,11,12,13,14,15)$

13、设输入既有原变量又有反变量，用或非门设计实现下列函数的组合电路：

(1) $F(A,B,C,D) = \sum (0,1,2,4,6,10,14,15)$

(2) $F(A,B,C,D) = \overline{\overline{A+B} + \overline{B+C} \overline{AB}}$

14、设输入只有原变量而无反变量，试用最少的三级与非门实现下列函数：

(1) $F(A,B,C,D) = \overline{AB} + \overline{AC} + \overline{AB}$


(2) $F(A,B,C,D) = \sum (1,2,5,6,8,9,10)$

15、设输入只有原变量没有反变量，试用或非门实现下列函数组合电路：

(1) $F(A,B,C,D) = (A+B+\overline{C})(A+\overline{B})(A+B+C)(\overline{B}+\overline{C})$

(2) $F(A,B,C,D) = \sum (0,1,5,7,10,11,12,13,14,15)$

16、已知输入信号 A, B, C, D 的波形如下图所示，选择适当的集成逻辑门电路，设计产生输出 F 波形的组合电路（输入无反变量）。



17、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示有两台不正常；红、黄灯全亮表示三台都不正常。列出控制电路真值表，并选出合适的集成电路来实现。

18、用八选一数据选择器实现下列函数：

$$(1) F(A,B,C,D) = \Sigma (0,4,5,8,12,13,14)$$


$$(2) F(A,B,C,D) = \Sigma (0,3,5,8,11,14) + \Sigma \phi (1,6,12,13)$$

19、用两片双四选一数据选择器和与非门实现循环码至 8421BCD 码转换。

20、设计二进制码/格雷码转换器。输入为二进制码 B3B2B1B0，输出为格雷码，EN 为使能端，EN=0 时执行二进制码→格雷码转换； EN=1 时输出为高阻。

21、设计一个以 10 为模的补码产生器。N 为 0~9 中的一个数符，C 为 N 的补码，N 和 C 均为 8421BCD 码，EN 为使能端。

22、设计一个血型配比指示器。输血时供血者和受血者的血型配对情况如图所示。要求供血者血型 and 受血者血型符合要求时绿灯亮；反之，红灯亮。




23、下图是一种两拍工作寄存器的逻辑图，即每次在输入数据之前必须先置“清 0”信号，然后接收控制信号有效，此时将数据存入寄存器。


(1) 若不按两拍方式工作，即取消“清 0”信号，则当 D2D1D0=100→001→010 时，输出 Q2Q1Q0 将如何变化？

(2) 为使电路正常工作，“清 0”信号与“接收控制”信号应如何配合？画出这两种信号的正确时间关系。

(3) 若采用单拍方式工作，提出寄存器的改进方案。




24、分析下图所示同步计数电路，作出状态转移表和状态图，并画出在时钟作用下各触发器输出的波形。




25、用 D 触发器构成按循环码 (000→001→011→111→101→100→000) 规律工作的六进制同步计数器。

26、分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明它是 Mealy 型电路还是 Moore 型电路以及电路的功能。




27、分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明这个电路能对何种序列进行检测？



28、作“101”序列信号检测器的状态表，凡收到输入序列 101 时，输出为 1；并规定检测的 101 序列不重叠。

29、同步时序电路对串行二进制输入进行奇偶校验，每检测 5 位输入，输出一个结果：当 5 位输入中 1 的数目为奇数时，在最后一位的时刻输出 1。作出状态图和状态表。

30、某时序机状态图如下所示，用“计数器法”设计该电路。



31、用 EPROM 实现下列多输出函数，画出阵列图。

$$F1 = \overline{A}BCD + A\overline{C}\overline{D} + \overline{B}CD$$

$$F2 = \overline{A}B + A\overline{B} + \overline{C}D + C\overline{D}$$

$$F3 = (A+B+CD)(\overline{A}+B+\overline{C}+D) + \overline{A}\overline{B}\overline{C}$$

32、试用 EPROM 实现 8421 BCD 码至余三码的转换。

33、用 FPLA 实现下列多输出函数，画出阵列图。

34、用 FPLA 实现下列多输出函数，画出阵列图。

35、用时序 FPLA 设计一个循环码十进制计数器。要求设计优化，即 FPLA 的面积尽可能小。

36、用卡诺图化简逻辑函数： $F(A, B, C, D) = \sum m(2, 3, 9, 11, 12) + \sum d(5, 6, 7, 8, 10, 13)$ ，求出最简“与-或”表达式和最简“或-与”表达式。

37、用卡诺图化简逻辑函数： $F = A\overline{B} + B\overline{C} + \overline{B}C + \overline{A}B$ （用代数法）。

38、证明：如果 $\overline{A}B = 0$ ，且 $A\overline{B} = 0$ 则 $A = B$ 。

39、设计一个“001/010”序列检测器。该电路有一个输入 x 和一个输出 Z ，当随机输入信号中出现“001”或者“010”时，输出 Z 为 1，平时输出 Z 为 0。

典型的输入、输出序列如下：

x:	1	0	0	1	0	1	0	0	1	1
Z:	0	0	0	1	0	0	1	0	0	0

请给出该 Mealy 电路的原始状态图和原始状态表。

40、设计一个巴克码信号发生器，要求自动产生周期性的 1 1 1 0 0 1 0 的信号序列，要求用 D 触发器和逻辑门来实现。（15 分）

1 1 1 0 0 1 0, 1 1 1 0 0 1 0, 1 1 1 0 0 1 0, 1 1 1 0 0 1 0

41、设计 1110 序列检测器的状态转换图，并求出最简状态转换表。